Vào ngày 23 tháng 4 năm 2026, NEO Semiconductor, một nhà sản xuất công nghệ lưu trữ và trí tuệ nhân tạo mới của Mỹ, đã chính thức thông báo rằng công nghệ 3D X-DRAM của họ đã hoàn thành thành công Proof-of-Concept (POC), chứng minh rằng bộ nhớ xếp chồng 3D mới này có thể được sản xuất bằng dây chuyền sản xuất 3D NAND Flash hiện có, mở đường cho các giải pháp bộ nhớ mật độ cao, tiêu thụ điện năng thấp và chi phí thấp trong kỷ nguyên AI.

Chất bán dẫn 3D được phát triển với sự hợp tác của Viện Đổi mới Công nghiệp-Học thuật (IAIS) của Đại học Yang-Ming Chiao Tung ở Đài Loan và đã hoàn thành quá trình thử nghiệm và băng ra tại Viện Nghiên cứu Bán dẫn Đài Loan (NIAR-TSRI), một viện nghiên cứu ứng dụng. Con chip này đã vượt qua thành công cuộc đánh giá toàn diện về điện và độ tin cậy, khẳng định sự mạnh mẽ và ổn định của kiến ​​trúc bộ nhớ.

Theo kết quả thử nghiệm chứng minh khái niệm do NEO Semiconductor, 3D ns công bố), có thể đáp ứng các yêu cầu nghiêm ngặt về tốc độ của điện toán hiệu năng cao;

Thời gian lưu giữ dữ liệu: hơn 1 giây ở nhiệt độ cao 85°C. Dữ liệu này là DRAM tiêu chuẩn JEDEC (Hiệp hội Công nghệ Solid State) gấp 15 lần thời gian giữ 64 mili giây;

Nhiễu dòng bit và nhiễu dòng từ: cả hai đều vượt quá 1 giây ở 85°C, cho thấy khả năng chống nhiễu tuyệt vời; TAGP H64

Độ bền chu kỳ: hơn 10¹⁴ chu kỳ đọc và ghi, với tuổi thọ sử dụng cực cao;

Dữ liệu hiệu suất này có nghĩa là 3D X-DRAM vượt xa các thông số kỹ thuật DRAM hiện tại về khả năng lưu giữ dữ liệu và độ bền trong khi vẫn duy trì khả năng đọc và ghi tốc độ cao.


Cựu Giám đốc Công nghệ TSMC và Phó Chủ tịch cấp cao hiện tại của Đại học Yangming Jiaotong Jack Sun, Tiến sĩ Sun cho biết: "Tôi rất vui vì sự hợp tác chặt chẽ giữa ngành công nghiệp và học viện này đã xác minh tính khả thi của khái niệm NEO 3D DRAM trong thực tế Điều kiện quy trình sản xuất silicon thành công này không chỉ thể hiện tiềm năng của các kiến trúc bộ nhớ đổi mới mà còn xác nhận tính khả thi của việc sử dụng các quy trình hoàn thiện để đạt được công nghệ bộ nhớ tiên tiến.”

Nhà nghiên cứu kỹ thuật cao cấp của TechInsights, Jeongdong Choe cũng chỉ ra: "Với việc mở rộng quy mô DRAM truyền thống đang tiến đến giới hạn, bằng chứng khái niệm dựa trên silicon của NEO thể hiện một cột mốc quan trọng. Giống như quá trình chuyển đổi sang 3D NAND trong thập kỷ qua, chúng ta hiện đang chứng kiến ​​buổi bình minh của kỷ nguyên mới của DRAM 3D vượt quá giới hạn của quy mô truyền thống".

3D X-DRAM và X-HBM được kỳ vọng sẽ định hình lại thị trường bộ nhớ AI

NAND Bộ nhớ flash đã bước vào kỷ nguyên 3D và số lượng lớp xếp chồng đang tăng lên nhanh chóng. Hơn 300 lớp NAND Flash sắp được sản xuất hàng loạt. Điều này cũng đã cải thiện đáng kể tỷ lệ dung lượng của 3D NAND Flash so với thời đại 2D và chi phí cho mỗi bit cũng giảm nhanh chóng. Ngược lại, DRAM vẫn trì trệ trong nhiều năm trong kỷ nguyên mặt phẳng 2D và chi phí mỗi bit đã giảm rất chậm.

Trong khi các công nghệ bộ nhớ cấp lưu trữ như Optane 3D XPoint của Intel đang được phát triển để cung cấp tốc độ gần bằng DRAM thì chi phí cũng có thể gần hơn với NAND. Nhưng Optane đã thất bại vì giá thành của nó vẫn cao do không thể mở rộng quy mô sản xuất một cách nhanh chóng và bộ nhớ cố định của nó quá phức tạp để lập trình.

Mặc dù việc xếp chồng các ô DRAM là một phương pháp kiến ​​trúc rõ ràng nhằm giảm chi phí DRAM và tăng mật độ chip nhưng nó cũng gặp phải nhiều thách thức. Tuy nhiên, NEO Semiconductor đã công bố ra mắt công nghệ 3D X-DRAM vào năm 2023 với hy vọng đạt được mục tiêu này.

Theo báo cáo, ý tưởng về công nghệ 3D X-DRAM tương tự như 3D NAND Flash, chủ yếu tăng dung lượng bộ nhớ bằng cách tăng số lớp ngăn xếp. Thiết kế đơn vị DRAM 3D đầu tiên "1T0C" (một bóng bán dẫn, tụ điện không) do NEO Semiconductor ra mắt vào năm 2023 sử dụng công nghệ cổng nổi FBC tương tự như công nghệ trong chip 3D NAND Flash, nhưng việc thêm một lớp Mặt nạ có thể tạo thành cấu trúc thẳng đứng, có thể đạt được ngăn xếp 230 lớp và dung lượng lõi là 128Gb. Dung lượng lõi của bộ nhớ DRAM 2D hiện tại vẫn là 16Gb, đạt dung lượng gấp 8 lần. Nhìn chung, thiết kế này có năng suất cao, chi phí thấp và mật độ tăng lên rất nhiều.


2025, NEO Semiconductor đã ra mắt kiến trúc 1T1C và 3T0C, đồng thời thông báo rằng họ sẽ sản xuất chip thử nghiệm chứng minh khái niệm vào năm 2026, với mật độ lên tới 512Gb, sẽ cung cấp Dung lượng gấp 10 lần so với các mô-đun DRAM truyền thống hiện tại.



NEO Semiconductor cũng dự đoán điều đó dựa trên 3D X-DRAM Công nghệ này cho thấy mục tiêu dung lượng 1Tb cho một chip nhớ có thể đạt được trong khoảng thời gian từ năm 2030 đến năm 2035. Điều này có nghĩa là một thẻ nhớ hai mặt có thể đạt dung lượng 2TB và bộ nhớ máy chủ có thể đạt được dung lượng 4TB khi sử dụng 32 chip. Đồng thời, chi phí cũng sẽ giảm đi đáng kể.

Với việc công nghệ 3D X-DRAM của NEO Semiconductor hoàn thiện bằng chứng về khái niệm, điều này cũng có nghĩa là công nghệ này dự kiến ​​sẽ được thương mại hóa thành công.

Quan trọng hơn, 3D X-DRAM không chỉ có thể hỗ trợ các yêu cầu khối lượng công việc hiệu suất cao, tiêu thụ điện năng thấp cho AI mà còn có thể được sản xuất bằng quy trình sản xuất 3D NAND Flash và có thể nhanh chóng sử dụng dây chuyền sản xuất hiện có để đạt được sản xuất hàng loạt quy mô lớn.

Người sáng lập và Giám đốc điều hành của NEO Semiconductor, Andy Hsu cho biết: "Những kết quả này xác nhận một lộ trình mở rộng mới cho DRAM. Chúng tôi tin rằng công nghệ này có thể đạt được mật độ cao hơn đáng kể, chi phí thấp hơn và hiệu quả năng lượng cao hơn cho kỷ nguyên AI. Bằng cách tận dụng các hệ sinh thái và quy trình sản xuất 3D NAND trưởng thành, chúng tôi mong muốn giúp DRAM 3D trở thành hiện thực nhanh hơn. ”

Điều đáng nói là NEO Semiconductor cũng sẽ ra mắt kiến trúc bộ nhớ băng thông cực cao (X-HBM) đầu tiên trên thế giới cho chip AI vào năm 2025 dựa trên công nghệ 3D X-DRAM. Kiến trúc này tuyên bố có thể đạt được độ rộng bit cực cao 32.000 bit (32K-bit) và dung lượng một lớp là 512Gb. So với HBM truyền thống, băng thông tăng gấp 16 lần và mật độ tăng gấp 10 lần.

Ngày nay, khi nhu cầu về sức mạnh tính toán AI tăng theo cấp số nhân, bộ nhớ HBM truyền thống cũng đang phải đối mặt với ba nút thắt cổ chai về mật độ, băng thông và mức tiêu thụ điện năng. Nghiên cứu của Viện Khoa học và Công nghệ Hàn Quốc đã dự đoán rằng ngay cả HBM8, dự kiến ​​ra mắt vào khoảng năm 2040, cũng chỉ có thể cung cấp bus 16K-bit và công suất 80Gbit mỗi chip.

X-HBM của NEO đã đạt được bus 32K-bit và dung lượng 512Gb mỗi chip, tương đương với việc vượt quá dự đoán hiệu suất này khoảng 15 năm trước.

Nhận đầu tư từ người sáng lập Acer

Theo dữ liệu, NEO Semiconductor là công ty công nghệ cao đi tiên phong trong thế hệ công nghệ lưu trữ và trí tuệ nhân tạo tiếp theo. Được thành lập vào năm 2012 và có trụ sở chính tại San Jose, California, công ty tập trung vào việc xác định lại kiến ​​trúc bộ nhớ để đáp ứng nhu cầu ngày càng tăng về trí tuệ nhân tạo và điện toán tập trung vào dữ liệu.

Người sáng lập và Giám đốc điều hành NEO Semiconductor Andy Hsu đã làm việc tại một công ty khởi nghiệp bán dẫn giấu tên trong 16 năm sau khi nhận bằng thạc sĩ tại Học viện Bách khoa Rensselaer vào năm 1995. Ông thành lập NEO Semiconductor vào tháng 8 năm 2012 và là nhà phát minh của hơn 120 bằng sáng chế được ủy quyền.

NEO Các công nghệ cải tiến quan trọng của NEO bao gồm X-NAND, 3D X-AI và X-HBM, cũng như sản phẩm chủ lực 3D X-DRAM, một kiến ​​trúc đột phá tận dụng cấu trúc giống 3D NAND để đạt được đường dẫn có thể mở rộng tới bộ nhớ mật độ cao, tiết kiệm năng lượng.

Trong khi công nghệ 3D X-DRAM hoàn thành thành công bằng chứng về khái niệm, NEO Semiconductor cũng thông báo rằng họ đã nhận được một vòng đầu tư chiến lược mới do Stan Shih, người sáng lập Acer và cựu giám đốc TSMC dẫn đầu. Shi Zhenrong đã giữ chức vụ giám đốc TSMC trong hơn 20 năm. Việc ông tham gia vào khoản đầu tư này được ngành coi là sự chứng thực mạnh mẽ cho công nghệ và tầm nhìn của NEO Semiconductor.

Zhenrong Shi cho biết: “Tôi rất vui khi thấy bước đột phá này đạt được thông qua sự hợp tác giữa ngành công nghiệp và giới học thuật”. "Quan điểm khái niệm này đã được hiện thực hóa thành công bằng cách tích hợp đổi mới, thực thi kỹ thuật mạnh mẽ và hệ sinh thái bán dẫn mạnh mẽ của Đài Loan. DRAM 3D của NEO dự kiến sẽ đóng một vai trò quan trọng trong kiến trúc hệ thống trong tương lai. Khi bộ nhớ thế hệ tiếp theo ngày càng trở nên quan trọng đối với điện toán AI, như Đổi mới 3D như X-DRAM dự kiến sẽ đóng góp đáng kể cho sự phát triển của ngành bộ nhớ toàn cầu."

NEO Semiconductor cho biết quỹ đã hỗ trợ sự phát triển thành công của POC và sẽ tiếp tục thúc đẩy giai đoạn tiếp theo của công ty, bao gồm triển khai ở cấp độ mảng, phát triển chip thử nghiệm nhiều lớp và hợp tác sâu hơn với các công ty bộ nhớ hàng đầu để khám phá quan hệ đối tác chiến lược.

NEO Semiconductor hiện đang tích cực thảo luận với các đối tác trong ngành trong hệ sinh thái bộ nhớ và chất bán dẫn để thúc đẩy công nghệ này theo hướng thương mại hóa. Với việc xác minh POC thành công và sự tham gia ngày càng tăng trong ngành, công ty đang bước vào giai đoạn mới tập trung vào việc nâng cao 3D X-DRAM như một công nghệ nền tảng cho hệ thống lưu trữ AI thế hệ tiếp theo.