Có thông tin cho rằng Samsung Electronics đã sản xuất thành công tấm wafer hoạt động DRAM dựa trên kiến trúc 4F² lần đầu tiên trên thế giới, vượt qua giới hạn co rút vật lý mà DRAM phẳng truyền thống phải đối mặt từ lâu. Có thông tin cho rằng vào tháng 2 năm nay, Samsung đã công khai trình diễn nguyên mẫu DRAM 16Gb tích hợp kiến ​​trúc 4F² này lần đầu tiên tại hội nghị ISSCC 2026.

Samsung đã hoàn thành việc sản xuất tấm bán dẫn bằng quy trình 10a vào tháng 3 và xác nhận hoạt động bình thường của tấm bán dẫn thông qua thử nghiệm đặc tính. Thành tựu này là thành tựu đầu tiên trên thế giới về tích hợp cấu trúc tế bào 4F² và công nghệ bóng bán dẫn kênh dọc (VCT).

Về mặt kỹ thuật, kiến trúc 4F² giảm diện tích đơn vị DRAM truyền thống từ 6F² xuống cấu trúc hình vuông 2F×2F, về mặt lý thuyết có thể tăng công suất trên một đơn vị diện tích từ 30% đến 50%, đồng thời tính đến lợi thế về tốc độ và điện năng tiêu thụ.

Để đạt được cấu trúc này, Samsung đã giới thiệu công nghệ VCT để dựng kênh bóng bán dẫn theo chiều dọc và tăng độ dài kênh trong khu vực chip giới hạn, giảm thiểu hiệu quả hiệu ứng kênh ngắn và các vấn đề rò rỉ mà bóng bán dẫn phẳng truyền thống gặp phải trong quá trình mở rộng quy mô.

Mặt khác, Samsung sử dụng công nghệ liên kết đồng lai giữa các tấm wafer để tách mảng ô nhớ và các mạch ngoại vi trên các tấm wafer khác nhau, sau đó xếp chúng theo chiều dọc để đạt được kết nối mật độ cực cao.

Vật liệu kênh cũng được thay đổi từ silicon truyền thống sang oxit kẽm indium gallium (IGZO) để ngăn chặn dòng rò trong các tế bào đang co lại.

Trong tương lai, các chip DRAM có cùng kích thước có thể được đóng gói với nhiều đơn vị hơn. Các thiết bị đầu cuối như máy tính xách tay mỏng nhẹ và điện thoại thông minh dự kiến ​​sẽ đạt được dung lượng bộ nhớ lớn hơn và tốc độ truyền dữ liệu nhanh hơn nhờ kích thước nhỏ và mức tiêu thụ điện năng thấp.

Samsung đã lên kế hoạch lộ trình rõ ràng cho việc này—hoàn thành phát triển DRAM 10a vào năm 2026, tiến hành thử nghiệm chất lượng vào năm 2027 và chuyển sang sản xuất hàng loạt vào năm 2028.

SK Hynix có kế hoạch giới thiệu 4F²+VCT tại 10b node, Micron duy trì lộ trình thiết kế hiện có và các nhà sản xuất Trung Quốc trực tiếp bố trí DRAM 3D do các hạn chế của EUV.