TSMC đã công bố lộ trình công nghệ xử lý tiên tiến kéo dài đến năm 2029 tại Diễn đàn Công nghệ Bắc Mỹ vào thứ Tư. Nó sắp xếp một cách có hệ thống các quy trình thế hệ mới (A12, A13) ở cấp độ 1,2nm và 1,3nm, bất ngờ công bố thành viên mới của dòng N2, N2U, đồng thời xác nhận rằng máy in thạch bản EUV khẩu độ số cao (NA cao) vẫn chưa được đưa vào quy hoạch nút trước năm 2029.

So với các thông số nút cụ thể, TSMC lần này nhấn mạnh vai trò của mình Chiến lược "đa đường" trong quá trình phát triển nút: áp dụng nhịp điệu quy trình khác biệt cho các thị trường cuối cùng khác nhau, thay vì bao gồm tất cả các ứng dụng bằng một nút phổ quát duy nhất.

Từ góc độ thay đổi trong cơ cấu doanh thu, doanh thu chính của TSMC trước đây đến từ điện thoại thông minh, nhưng trong những năm gần đây, tốc độ tăng trưởng của hoạt động kinh doanh trí tuệ nhân tạo và điện toán hiệu năng cao (HPC) đã vượt xa hoạt động kinh doanh điện thoại di động. Xu hướng này được phản ánh rõ ràng trong lộ trình mới nhất. Công ty phân biệt các quy trình hàng đầu của mình theo nhu cầu của thiết bị đầu cuối: một lộ trình triển khai thế hệ quy trình mới cho khách hàng và các sản phẩm điện thoại di động hàng năm, còn lộ trình kia triển khai thế hệ nút tập trung vào cải thiện hiệu suất cho AI và HPC hai năm một lần. Đối với thị trường điện thoại di động và máy khách, nó sẽ bao gồm các quy trình N2, N2P, N2U, A14 và A13, nhấn mạnh vào chi phí, hiệu quả sử dụng năng lượng, tái sử dụng IP và khả năng tương thích thiết kế, đồng thời chấp nhận các cải tiến gia tăng theo "các bước nhỏ hàng năm". Những mục tiêu nhắm đến thị trường AI/HPC bao gồm A16 và A12, phải cung cấp sự cải thiện hiệu suất đủ đáng kể để hỗ trợ khách hàng chuyển sang các nút mới có chi phí cao hơn. Đồng thời, yếu tố chi phí được ưu tiên khá thấp ở phân khúc thị trường này.

Trong lộ trình khách hàng, TSMC đã phát hành quy trình A14 vào năm ngoái, quy trình này sẽ sử dụng bóng bán dẫn nanosheet cổng toàn bộ (GAA) thế hệ thứ hai và hợp tác với công nghệ NanoFlex Pro. Nó được lên kế hoạch đóng vai trò là nút hàng đầu cho điện thoại thông minh cao cấp và các sản phẩm khách hàng vào năm 2028. A13 mới được công bố trong năm nay là phiên bản thu nhỏ về mặt quang học dựa trên A14. Bằng cách giảm độ rộng đường truyền khoảng 3%, nó đạt được mức tăng mật độ bóng bán dẫn khoảng 6%, đồng thời duy trì khả năng tương thích hoàn toàn với A14 về các quy tắc thiết kế và đặc tính điện, từ đó mang lại thêm lợi ích về hiệu quả năng lượng cho khách hàng với chi phí R&D và xác minh tối thiểu. Cách tiếp cận này tiếp tục truyền thống mở rộng quy mô quang học trước đây của TSMC trên N12, N6, N4, N3P và các nút khác, nhưng lợi ích tổng thể thiên về “nâng cấp vi mô” nhẹ hơn là “nhảy toàn bộ nút” toàn diện. Ngược lại, để phát huy tối đa lợi thế của A14 về mức tiêu thụ điện năng, hiệu suất và mật độ, các nhà thiết kế chip và IP phải áp dụng chuỗi công cụ, IP và phương pháp thiết kế mới; trong khi A13 sử dụng tối ưu hóa cộng tác quy trình thiết kế (DTCO) để mang lại những lợi ích gia tăng có thể được hiện thực hóa trực tiếp mà không cần thay đổi thiết kế hiện có. Theo kế hoạch của TSMC, A13 dự kiến ​​sẽ được đưa vào sản xuất hàng loạt vào năm 2029.

Ngoài tuyến A14/A13, TSMC cũng có kế hoạch cung cấp tuyến nâng cấp N2U với chi phí thấp hơn cho những khách hàng đã đầu tư vào nền tảng N2. N2U là phiên bản mở rộng năm thứ ba của nền tảng N2. Nó cũng mang lại sự cải thiện hiệu suất 3%-4% (với cùng mức tiêu thụ điện năng) thông qua DTCO hoặc giảm mức tiêu thụ điện năng khoảng 8%-10% trong khi duy trì cùng tốc độ và cũng mang lại mức tăng 2%-3% về mật độ logic. Các nút mới vẫn tương thích với IP của N2P, có nghĩa là khách hàng có thể sử dụng IP hiện có để phát triển sản phẩm mới mà không cần chuyển sang quy trình mới. Điều này đặc biệt phù hợp với các kịch bản thiết kế chuyển từ nền tảng cao cấp sang dòng sản phẩm tầm trung. Giám đốc điều hành R&D công nghệ TSMC Zhang Xiaoqiang cho biết công ty sẽ tiếp tục nâng cao hiệu suất, mức tiêu thụ điện năng và hiệu suất mật độ thông qua các phiên bản phái sinh tiếp theo sau khi nút được giới thiệu, giúp khách hàng đạt được các lợi ích PPA (hiệu suất, mức tiêu thụ điện năng, diện tích) lũy tiến trong khi kéo dài vòng đời thiết kế.

Trong lộ trình dành cho trung tâm dữ liệu hiệu suất cao và đào tạo AI, N2 ban đầu được định hướng cho cả khách hàng và trung tâm dữ liệu, nhưng TSMC cũng lên kế hoạch cho A16 với kiến ​​trúc cấp nguồn phía sau để giải phóng hơn nữa tiềm năng hiệu suất. A16 về cơ bản có thể được coi là một quy trình áp dụng giải pháp nguồn điện trở lại Super Power Rail (SPR) trên cơ sở N2P. Nó tiếp tục sử dụng các bóng bán dẫn GAA nanosheet thế hệ đầu tiên và tốt hơn đáng kể so với N2 và N2P về mức tiêu thụ điện năng, hiệu suất và mật độ bóng bán dẫn, nhưng chi phí cũng tăng lên. Điều đáng chú ý là TSMC hiện đánh dấu A16 là “nút sản xuất hàng loạt 2027”, tương đương với việc trượt từ năm 2026 xuống 2027 so với lộ trình đã thông báo trước đó. Công ty giải thích rằng nút A16 sẽ sẵn sàng để sản xuất hàng loạt vào năm 2026, nhưng tốc độ tăng cường sản xuất hàng loạt thực tế vẫn phụ thuộc vào kế hoạch giới thiệu khách hàng, do đó, mốc thời gian tổng thể được căn chỉnh đến năm 2027. Trước khi A16 xuất hiện, TSMC sẽ không thay thế hoàn toàn N2X bằng A16 - A16 là một biến thể của N2P giúp nâng cao hiệu suất và tiếp tục theo đuổi các xung nhịp cực cao theo nguồn điện truyền thống phía trước. Nó vẫn nhắm đến các ứng dụng hiệu suất cao theo đuổi tần số cao.

Sau A16, dùi cui sẽ được giao cho A12. A12 dự kiến ​​sẽ mang đến bản nâng cấp "toàn bộ cấp độ nút" cho các nút cấp trung tâm dữ liệu vào năm 2029. Logic tiến hóa của nó tương tự như mối quan hệ giữa A14 và N2: dựa vào công nghệ nanosheet GAA và NanoFlex Pro thế hệ thứ hai để đạt được những cải tiến toàn diện hơn về hiệu suất, mức tiêu thụ điện năng và mật độ. Mặc dù TSMC vẫn chưa tiết lộ các chỉ số định lượng cụ thể, nhưng từ góc độ khung kỹ thuật, A12 có thể được coi là “nút hàng đầu của trung tâm dữ liệu mới” được trang bị GAA thế hệ thứ hai và giải pháp cung cấp điện mặt sau hoàn thiện hơn. Công ty cũng nhấn mạnh rằng sự phát triển từ A16 lên A12 không chỉ là giảm kích thước hình học mà còn bao gồm việc tối ưu hóa một cách có hệ thống đường dẫn nguồn phía sau, tính toàn vẹn của nguồn và kiến ​​trúc hệ thống dây điện tổng thể. Chỉ bằng cách nén đồng thời kích thước mặt trước (dây dẫn mặt trước và khu vực hoạt động) và mặt sau (nguồn điện phía sau) mới có thể đạt được mức tăng mật độ tổng thể.

Trong toàn bộ lộ trình, một lựa chọn công nghệ nổi bật là: cho đến năm 2029, các nút nâng cao theo kế hoạch của TSMC như A13 và A12 sẽ không sử dụng máy in thạch bản EUV NA cao. Điều này hoàn toàn trái ngược với chiến lược giới thiệu EUV NA cao trên 14A và các nút tiếp theo của Intel bắt đầu từ năm 2027–2028. Giám đốc kỹ thuật Zhang Xiaoqiang của TSMC cho biết nhóm R&D của công ty vẫn có thể khai thác đủ không gian mở rộng quy trình trên nền tảng EUV hiện có và không cần phải chuyển ngay sang thiết bị High-NA phức tạp và đắt tiền hơn; tại một thời điểm nào đó trong tương lai, High-NA có thể phải được áp dụng, nhưng hiện tại nó vẫn có thể tiếp tục thúc đẩy phát triển công nghệ theo hệ thống EUV hiện có. Khi xem xét áp lực chi phí và khả năng sẵn có của năng lực sản xuất, chiến lược trì hoãn áp dụng NA cao này có nghĩa là TSMC hy vọng đạt được sự cân bằng giữa duy trì khả năng cạnh tranh và kiểm soát chi tiêu vốn, đồng thời kéo dài vòng đời của các công cụ và nền tảng hiện có nhiều nhất có thể thông qua tối ưu hóa hợp tác thiết kế và quy trình.