Hiệp hội công nghệ thể rắn JEDEC gần đây đã thông báo rằng các ủy ban JC-40 và JC-45 chịu trách nhiệm xây dựng các tiêu chuẩn mô-đun logic và DRAM đã thực hiện một số bước phát triển quan trọng trong lĩnh vực DDR5 MRDIMM (mô-đun bộ nhớ xếp hạng ghép kênh), bao gồm việc phát hành chính thức tiêu chuẩn đệm dữ liệu xếp hạng đa kênh DDR5 thế hệ mới, sự tiến bộ trong việc xây dựng các tiêu chuẩn trình điều khiển thanh ghi đồng hồ xếp hạng đa kênh và tăng tốc cải tiến DDR5 MRDIMM để đạt được hiệu suất cao hơn băng thông. Lộ trình Gen 2 và Gen 3.

Trong số các tiêu chuẩn đã được công bố, JEDEC đã chính thức công bố thông số kỹ thuật JESD82-552 "DDR5MDB02 Bộ đệm dữ liệu xếp hạng đa kênh", đã được mở để tải xuống trên trang web chính thức. Tiêu chuẩn này xác định một thế hệ thiết kế chức năng đệm dữ liệu mới cho kiến ​​trúc DIMM xếp hạng ghép kênh, nhằm duy trì các đặc tính vận hành ổn định và đáng tin cậy ngay cả khi băng thông mô-đun tiếp tục tăng. Bằng cách giới thiệu logic điều khiển và đệm nâng cao hơn trên đường dẫn dữ liệu, giải pháp DDR5 MDB mang đến khả năng mở rộng mạnh mẽ hơn và đảm bảo chất lượng tín hiệu cho các hệ thống con bộ nhớ hiệu suất cao.

Tiêu chuẩn JESD82-542 "DDR5MRCD02 Multiplexed Rank Clock Register Driver" sắp ra mắt cũng đã bước vào giai đoạn cuối và dự kiến ​​sẽ sớm được công bố chính thức. Tiêu chuẩn này hướng đến các mô-đun DDR5 MRDIMM, tập trung vào việc tăng cường tính toàn vẹn và khả năng kiểm soát thời gian của tín hiệu đồng hồ và điều khiển để phù hợp với thông số kỹ thuật đệm dữ liệu trong JESD82-552, đồng thời cải thiện tổng thể hơn nữa độ tin cậy của các sản phẩm MRDIMM trong các tình huống băng thông cao và tần số cao.

Về lộ trình thông số kỹ thuật mô-đun, ủy ban JC-45 đang tăng cường nỗ lực để hoàn thành việc xây dựng tiêu chuẩn MRDIMM Gen 2. Mục tiêu là đáp ứng sự gia tăng liên tục về băng thông cho các nền tảng điện toán thế hệ mới đồng thời tính đến các yêu cầu về hiệu suất năng lượng và hiệu suất hệ thống ở cấp độ máy tổng thể. Đồng thời, ủy ban cũng đang cải tiến thiết kế PCB (thẻ thô) DDR5 MRDIMM Gen 2 thế hệ thứ hai. Tốc độ dữ liệu mục tiêu của thiết kế lô này là 12.800 MT/s, phản ánh hy vọng của JEDEC trong việc cung cấp tốc độ truyền dữ liệu cao hơn và các giải pháp bộ nhớ có thể mở rộng cho các kịch bản ứng dụng sử dụng nhiều dữ liệu thông qua công việc tiêu chuẩn hóa. Trong khi tiêu chuẩn Gen 2 sắp hoàn thành, JC-45 cũng đã bắt đầu lên kế hoạch cho tiêu chuẩn MRDIMM Gen 3 và logic giao diện bộ nhớ cơ bản có liên quan cũng sắp hoàn thiện.

JEDEC cũng sẽ tổ chức các diễn đàn đặc biệt dành cho lĩnh vực di động/máy khách/biên và máy chủ/điện toán đám mây/AI tại San Jose vào tháng 5 năm nay để tiến hành các cuộc thảo luận chuyên sâu về các tiêu chuẩn bộ nhớ thế hệ mới và thiết kế hệ thống bao gồm cả DDR5. Những người tham dự sẽ có cơ hội tìm hiểu về tiến trình thông số kỹ thuật mới nhất và xu hướng ứng dụng công nghệ tiên tiến trong ngành như MRDIMM. Chương trình nghị sự và thông tin đăng ký liên quan đã được công bố trên trang web chính thức của JEDEC.

Mian Quddus, Chủ tịch Ủy ban JEDEC JC-45 và Chủ tịch Ban Giám đốc Hiệp hội, cho biết rằng chuỗi công việc tiêu chuẩn phối hợp này phản ánh vai trò liên tục của JEDEC với tư cách là "người điều chỉnh" ngành trong lĩnh vực tiêu chuẩn bộ nhớ hiệu suất cao. Bằng cách tạo ra các thông số kỹ thuật thống nhất có khả năng tương tác, nó có thể đáp ứng các yêu cầu về hiệu suất và băng thông ngày càng tăng của AI, điện toán đám mây và khối lượng công việc cấp doanh nghiệp cho các hệ thống con bộ nhớ. Nguồn: Thông cáo báo chí chính thức của JEDEC.