Tại hội thảo VLSI 2026 tổ chức tại Honolulu, Hawaii, Intel đã chính thức công bố dữ liệu kỹ thuật chính của nút xử lý Intel 18A-P thông qua giấy T1.2. So với nút Intel 18A tiêu chuẩn, 18A-P đạt được hiệu suất tăng hơn 9% trong cùng mức tiêu thụ điện năng và giảm mức tiêu thụ điện năng hơn 18% với cùng hiệu suất.
Loại cải thiện hiệu suất và năng lượng này thường chỉ thấy trong quá trình chuyển đổi nút thế hệ chéo, nhưng giờ đây có thể đạt được 18A-P ở cùng mật độ.
Bài viết gốc của Intel liệt kê bốn cải tiến cụ thể: các cặp VT logic bổ sung, điều khiển góc lệch xung nhịp chặt chẽ hơn, các thiết bị tiêu thụ điện năng thấp mới trong thư viện mật độ cao (HD) và hiệu suất cao (HP) cũng như các phiên bản nâng cao hiệu suất của thiết bị HP trong cả hai loại thư viện.
Intel đã thu hẹp khoảng 30% góc nghiêng của 18A-P so với 18A tiêu chuẩn. Sự khác biệt về hiệu suất giữa các bóng bán dẫn trên cùng một tấm bán dẫn giảm đáng kể, mức tiêu thụ điện năng và đặc tính hiệu suất dễ dự đoán hơn, đồng thời hiệu suất tham số và tính nhất quán của chip được cải thiện đồng thời.
Ở mức độ tản nhiệt, khả năng chịu nhiệt của 18A-P thấp hơn khoảng 50% so với 18A và hiệu suất dẫn nhiệt được cải thiện đáng kể. Điều này đặc biệt quan trọng để duy trì hoạt động tần số cao trong các tình huống điện toán hiệu năng cao và cũng trực tiếp đáp ứng những thách thức về tản nhiệt do công nghệ cung cấp điện phía sau (PowerVia) mang lại.
Intel đã cung cấp phiên bản 1.0 của bộ thiết kế quy trình PDK dành cho 18A-P cho khách hàng tiềm năng để họ có thể bắt đầu thử nghiệm xác minh chip. Quá trình này vẫn dựa trên kiến trúc bóng bán dẫn cổng toàn diện RibbonFET và công nghệ cấp nguồn ngược PowerVia, đồng thời là phiên bản nâng cao hiệu suất của nền tảng 18A.
Theo TrendForce, Apple đang đánh giá việc sử dụng quy trình 18A-P để sản xuất chip dòng M, trong khi Google đang xem xét sử dụng công nghệ đóng gói tiên tiến EMIB của Intel để quảng bá dự án TPU v8e. Các sản phẩm liên quan có thể được ra mắt sớm nhất là vào năm 2027.