Nếu không có máy in thạch bản EUV thì không thể sản xuất được 5nm và 3nm. Chip nội làm sao có thể đột phá?

Khi lối suy nghĩ truyền thống chấm dứt

Trực tiếp nhất Cách để cải thiện hiệu suất chip là tăng số lượng bóng bán dẫn càng nhiều càng tốt. Điều này không khác gì việc tăng tuổi thọ pin của xe điện bằng cách xếp nhiều bộ pin hơn. Vì vậy, đối với sự phát triển của ngành bán dẫn, ý tưởng truyền thống về nghiên cứu và phát triển chip tiên tiến luôn là “làm ầm ĩ về bóng bán dẫn”. Nói một cách đơn giản, đó là mở rộng diện tích chip đồng thời thu nhỏ quy trình.

Trong số đó, mục đích của việc thu nhỏ quy trình là đặt nhiều bóng bán dẫn hơn trên một đơn vị diện tích, đó là những gì chúng ta thường nghe về 14nm, 7nm, 5nm và 3nm. Bằng cách này, các bóng bán dẫn có thể được chế tạo ngày càng nhỏ hơn và đương nhiên có thể xếp chồng nhiều bóng bán dẫn hơn trên một đơn vị diện tích. Một cách khác là mở rộng diện tích, nghĩa là làm cho con chip lớn hơn nhiều nhất có thể theo tiền đề của một quy trình nhất định.

Có thể nói, trong vài thập kỷ qua, các chip logic của máy tính và điện thoại di động chúng ta đã dựa vào phương pháp này để kéo dài tuổi thọ của chúng. Khi phương pháp này phát triển cho đến ngày nay, chắc chắn nó đã gặp phải hai hạn chế lớn.

Hạn chế 1: Lợi ích cận biên của việc rút gọn quy trình ngày càng nhỏ đi.

Trên thực tế, kể từ 28nm, hiệu quả chi phí của việc theo đuổi các quy trình tiên tiến hơn trong thiết kế chip ngày càng trở nên thấp hơn. Theo số liệu được tiết lộ trong bản cáo bạch của VeriSilicon, giá thành đơn vị diện tích chip tăng nhanh sau 14/16nm, đồng thời Định luật Moore tiếp tục chậm lại. Khi quy trình phát triển từ 28nm lên 5nm, khoản đầu tư cho R&D đơn lẻ cũng tăng mạnh từ 50 triệu USD lên hơn 500 triệu USD.

Các quy trình nâng cao đã trở thành một cuộc cạnh tranh đốt tiền nên những con chip tiên tiến nhất chỉ được sản xuất bởi một số công ty như Apple, NVIDIA, Samsung, AMD, Intel, MediaTek, Tesla và Huawei. Vào đầu năm, OPPO không còn lựa chọn nào khác ngoài việc giải tán nhóm Zheku của mình, điều này phản ánh rõ nhất ngưỡng cao để phát triển chip tiên tiến.

Chính vì tỷ lệ đầu vào-đầu ra tiên tiến không nhất thiết phải phù hợp nên nhiều chip vẫn ở sau 28nm và không còn theo đuổi các quy trình tiên tiến một cách mù quáng nữa.

Hình: Thiết kế chip tại các nút quy trình khác nhau trong các giai đoạn ứng dụng khác nhau Chi phí (đơn vị: triệu USD); Nguồn: Bản cáo bạch VeriSilicon

Hạn chế 2: Tỷ lệ sản lượng của chip cỡ lớn ngày càng thấp.

Ngoài việc theo đuổi các quy trình nâng cao để tăng mật độ bóng bán dẫn, một phương pháp khác là làm cho con chip lớn hơn. Người ta nói rằng những nỗ lực lớn lao có thể tạo ra những điều kỳ diệu. Tuy nhiên, phương pháp đơn giản này về cơ bản đã kết thúc.

Vẫn lấy chip AI của Nvidia làm ví dụ. So với chip truyền thống, chip AI có diện tích lớn hơn để đạt được hiệu suất tối ưu. Kích thước chip trần AI của NVIDIA thường vượt quá 800mm2, lớn hơn nhiều lần so với chip điều khiển chính của điện thoại di động thông thường. Vấn đề trực tiếp do chip quá lớn gây ra là tốc độ sản xuất giảm nhanh chóng.

Có một mô hình Bose-Einstein trong ngành xác định năng suất sản xuất quy trình: năng suất = 1/(1+diện tích chip*mật độ khuyết tật)n. Không khó để nhận thấy từ công thức này rằng diện tích của một con chip càng lớn thì tỷ lệ sản lượng sẽ càng thấp.

Một số người đương nhiên sẽ nói rằng tỷ lệ lợi nhuận thấp cũng không sao, chỉ cần kiếm thêm vài cái là được? Điều này rõ ràng là do sự hiểu biết chưa đầy đủ về sản xuất công nghiệp. Chip AI của NVIDIA hiện được bán với giá hơn 10.000 USD mỗi chip và không ai có thể bù đắp được những tổn thất do tỷ suất lợi nhuận thấp gây ra.

Theo ước tính của mô hình, tỷ lệ năng suất của chip trung bình và lớn 150mm² là khoảng 80%, trong khi tỷ lệ năng suất của chip siêu lớn từ 700mm² trở lên sẽ giảm mạnh xuống 30%. Hơn nữa, theo những người trong ngành, do hạn chế về kích thước của mặt nạ quang khắc, diện tích của một con chip thường không vượt quá 800mm2, vì vậy các chip AI của Nvidia thực sự đang tiến gần đến giới hạn diện tích trên.

Khi các phương pháp thúc đẩy sự tiến bộ của chip tiên tiến bắt đầu đối mặt với những thách thức chưa từng có, ngành này buộc phải tìm ra những phương tiện sinh tồn mới.

03

Quay trở lại ngành công nghiệp, đóng gói chất bán dẫn là một quá trình phụ trợ trong quy trình sản xuất chất bán dẫn. Nó được thiết kế để thực hiện tốt hơn các kết nối điện giữa chip và các linh kiện điện tử khác. Có người trong ngành từng đưa ra ẩn dụ rằng con chip tương đương với vỏ não, còn bao bì giống như hộp sọ của não. Vì vậy, trong lịch sử lâu dài của chất bán dẫn, bao bì chỉ đóng vai trò hỗ trợ và sự chú ý của thị trường chưa cao. Chính bao bì tiên tiến lần đầu tiên đã đưa ngành bao bì lên vị trí dẫn đầu.

Ở một cấp độ khác, sự phát triển công nghệ của ngành bao bì không hề chậm. Nó không phải là một ngành được gọi là "theo chu kỳ thuần túy".

Trong 70 năm qua, ngành bao bì đã trải qua ít nhất bốn thay đổi lớn về công nghệ. Đặc biệt kể từ những năm 2010, ngành này dần bước vào giai đoạn phát triển mới của bao bì tiên tiến (năm 2010, ông Jiang Shangyi đã đề xuất phương pháp kết nối nhiều chip thông qua các công ty bán dẫn, khác với bao bì truyền thống và được định nghĩa là bao bì tiên tiến). Kể từ đó, các khái niệm mới lần lượt bắt đầu xuất hiện, chẳng hạn như FC, SiP, bao bì 2.5D, bao bì 3D, FO, RDL, TSV, v.v.

Tất nhiên, điều này cũng khiến các nhà nghiên cứu về bao bì nâng cao vào năm 2023 đột nhiên choáng ngợp trước rất nhiều từ vựng xa lạ, thực sự choáng ngợp.

Hình: Lịch sử phát triển của công nghệ đóng gói

Việc hiểu về bao bì tiên tiến thực ra không phức tạp. Theo ý tưởng đã đề cập trước đó, vì việc mở rộng diện tích của một con chip và giảm quy trình sản xuất ngày càng không khả thi, liệu chúng ta có thể chia con chip đơn lẻ ban đầu được cho là rất lớn thành các mô-đun chức năng khác nhau và sau đó sử dụng một quy trình nhất định để tạo ra những con chip nhỏ với hiệu suất tuyệt vời không? Cuối cùng, những con chip nhỏ này được ghép lại với nhau tạo thành một “con chip lớn” nhằm đạt được hiệu quả “ba tên bù nhìn so với Gia Cát Lượng”.

Đây là nguyên tắc cơ bản của việc đóng gói tiên tiến, giúp giảm đáng kể độ khó bằng cách chia nó thành nhiều phần. Nếu các con chip khác nhau được làm từ cùng một vật liệu và sau đó được đóng gói cùng nhau thì điều này được gọi là sự tích hợp không đồng nhất trong ngành; thậm chí nếu một số con chip được làm bằng các vật liệu khác nhau và sau đó được đóng gói lại với nhau thì điều này được gọi là sự tích hợp không đồng nhất trong ngành.

Để hiện thực hóa những ý tưởng trên, ngành dựa vào việc phát triển các quy trình mới để biến ý tưởng này thành hiện thực, chẳng hạn như công nghệ TSV (ThroughSiliconVia, through-silicon via technology) và RDL (công nghệ phân phối lại) giúp hiện thực hóa mối liên hệ giữa các tấm silicon.

Lấy bao bì 3D làm ví dụ, nếu ngăn xếp trên và dưới có cùng loại chip, thông thường TSV có thể trực tiếp hoàn thành chức năng kết nối điện. Nếu ngăn xếp trên và dưới là các loại chip khác nhau thì IO của chip trên và dưới cần được căn chỉnh thông qua lớp nối lại RDL để hoàn thành kết nối điện.

Vẫn quay lại với chip AI của NVIDIA. Là một giải pháp tiêu biểu cho việc đóng gói tiên tiến, mặc dù CoWoS đã được TSMC và Xilinx phát triển cách đây 10 năm nhưng cuối cùng nó đã được chuyển tiếp trên các chip AI của NVIDIA.

Các sản phẩm chính hiện tại của NVDIA, dòng A và H, đều sử dụng gói CoWoS2.5D của TSMC. Lấy A100 làm ví dụ, chip chính A100 là kiến ​​trúc chip đơn sử dụng tiến trình 7nm và được trang bị HBM của Hynix. Hai con chip quan trọng nhất đạt được kết nối tốc độ cao thông qua CoWoS.

Hình ảnh: Giải pháp đóng gói CoWoS do TSMC cung cấp cho NVIDIA.

Vì vậy, trước đây ngành vẫn còn hoài nghi về bao bì tiên tiến (các nhà máy đóng gói không đầu tư nhiều nhưng nhà máy wafer TSMC bất ngờ xuất hiện), nhưng chip AI bán chạy của Nvidia đã chính thức tuyên bố rằng bao bì tiên tiến đang trở thành kẻ chiến thắng trong lĩnh vực bán dẫn.

Những công ty dẫn đầu ngành cũng nhận ra rằng bao bì tiên tiến sẽ đóng vai trò ngày càng quan trọng khi Định luật Moore tiến đến giới hạn vật lý, vì vậy họ đang khẩn trương bắt kịp bao bì tiên tiến.

Ví dụ: nhà sản xuất kem đánh răng Intel tập trung vào hai giải pháp đóng gói tiên tiến:

1) Gói EMIB 2.5D, tập trung vào chi phí thấp; 2) Công nghệ đóng gói xếp chồng chip trực diện Foveros3D, tập trung vào hiệu suất cao.

Theo báo cáo, CPU Meteor Lake thế hệ thứ 14 mà Intel dự định ra mắt trong năm nay sẽ lần đầu tiên giới thiệu thiết kế chiplet giống Tile, tích hợp bốn mô-đun CPU, GPU, IO và SoC độc lập và sử dụng công nghệ đóng gói Foveros.

Samsung hiện có bốn giải pháp đóng gói tiên tiến, bao gồm I-Cube, X-Cube, R-Cube và H-Cube. Nguyên tắc kỹ thuật tương tự nhau nên tôi sẽ không đi sâu vào chi tiết.

Bỏ qua các chi tiết kỹ thuật, trên thực tế, bao bì tiên tiến của các nhà sản xuất khác nhau cũng tương tự như TSMC, nhưng chúng đã bị phá vỡ ở một mức độ nhất định để phân biệt và tránh tranh chấp bằng sáng chế. Không có sự khác biệt cơ bản giữa các tên khác nhau. Quan trọng hơn, sau khi các đại gia bắt đầu nhận ra tầm quan trọng của bao bì tiên tiến, họ đã chọn tham gia nếu không thể đánh bại họ.

Theo tóm tắt của Minsheng Securities, chúng ta có thể thấy rằng trong tương lai, các sản phẩm dựa trên bao bì tiên tiến sẽ thâm nhập vào máy chủ, điện thoại di động, AI, thiết bị đeo và màn hình đồ họa, về cơ bản liên quan đến mọi khía cạnh của cuộc sống và tầm quan trọng của chúng sẽ tăng lên từng ngày.

Hình: Các giải pháp tiêu biểu cho ngành đóng gói tiên tiến toàn cầu; Nguồn: Chứng khoán Minsheng.

04

Nó có ý nghĩa gì đối với chuỗi công nghiệp trong nước?

Đương nhiên ai cũng phải đặt câu hỏi, đất nước chúng ta đang tiến triển như thế nào trước xu hướng quan trọng như vậy?

Trước hết, chúng ta phải làm rõ một sự hiểu lầm có thể xảy ra. Mặc dù sự phát triển của ngành bán dẫn trong nước đang tụt lại phía sau nhưng chuỗi ngành bao bì có rào cản kỹ thuật tương đối thấp và phát triển tương đối sớm nên khả năng cạnh tranh toàn cầu vẫn rất vượt trội.

Theo thống kê, trong số 10 công ty đóng gói hàng đầu thế giới, có 3 công ty đến từ Trung Quốc đại lục, 5 công ty đến từ Đài Loan và 1 công ty đến từ Hoa Kỳ. Trong số đó, Changdian Technology, Tongfu Microelectronics và Huatian Technology được biết đến là ba gã khổng lồ về đóng gói và thử nghiệm trong nước và đều nằm trong top 10 thế giới. Hơn nữa, cách bố trí kinh doanh của ba nhà máy đóng gói này mang tính toàn cầu, với doanh thu ở nước ngoài chiếm hơn 50%. Lấy Tongfu Microelectronics làm ví dụ, hầu hết việc đóng gói của AMD đều do Tongfu Microelectronics hoàn thiện. Vì vậy, không quá lời khi nói rằng các nhà máy sản xuất bao bì trong nước có khả năng cạnh tranh toàn cầu.

Hình: Xếp hạng các nhà máy đóng gói và thử nghiệm lớn trên thế giới; Nguồn dữ liệu: Chứng khoán Guojin.

Tôi phải nói rằng mặc dù chúng ta không hề tụt hậu về khâu đóng gói nhưng việc đóng gói tiên tiến quả thực là một bước lùi.

Hãy nói về dữ liệu. Trong toàn bộ lĩnh vực bao bì cao cấp, thị phần của ASE đạt 26%, tiếp theo là TSMC và Amkor, trong khi thị phần của Changdian Technology, công ty đứng đầu Trung Quốc, chỉ là 8%. Nếu tiếp tục phát triển lên mức bao bì tiên tiến tiên tiến nhất thì sự hiện diện trong nước sẽ càng yếu đi. Bằng chứng là CoWoS mà Nvidia yêu cầu, sự hiện diện của chuỗi công nghiệp ở Trung Quốc đại lục bằng 0.

Với làn sóng đóng gói tiên tiến toàn cầu này, các nhà máy đóng gói trong nước cũng đã bắt đầu chuyển hướng kịp thời. Theo thông tin nghiên cứu trong ngành:

●Changdian Technology đã đặt ra kế hoạch của mình về các công nghệ không có TSV, RDL và các công nghệ khác. Nó đã đưa ra các giải pháp công nghệ XDFOI và đạt được sản xuất hàng loạt và vận chuyển các sản phẩm chiplet nút 4nm cho khách hàng quốc tế.

●Tongfu Microelectronics đã ra mắt nền tảng đóng gói tiên tiến - VISionS tích hợp 2.5D, 3D, MCM-Chiplet và các công nghệ khác. Nó hiện có khả năng sản xuất hàng loạt quy mô lớn Chiplet 7nm và tiếp tục hợp tác với AMD và các công nghệ khác Các nhà sản xuất hàng đầu đã tăng cường hợp tác và dự kiến ​​​​sẽ đóng một vai trò quan trọng trong MI300 của AMD sắp được sản xuất hàng loạt;

● Huatian Technology ra mắt nền tảng công nghệ đóng gói tiên tiến mới nhất - 3DMatrix, bao gồm TSV, eSiFo và 3DSiP.

Ngoài các nhà máy đóng gói này, bao bì tiên tiến có ý nghĩa gì đối với chuỗi công nghiệp bán dẫn trong nước?

Đóng gói tiên tiến thực chất không chỉ là quy trình cần thiết cho sự phát triển của AI và các con chip khác mà còn là "góc" quan trọng để đạt được những bước đột phá trong nước. Điều này là do đóng gói tiên tiến là quy trình nền tảng để hiện thực hóa công nghệ chiplet.

Nhiều người nhầm lẫn chiplets với bao bì tiên tiến. Theo định nghĩa, chiplets được chia thành nhiều chip nhỏ giống hệt nhau hoặc khác nhau. Những con chip nhỏ này có thể được sản xuất bằng cách sử dụng các nút quy trình giống nhau hoặc khác nhau, sau đó được tích hợp ở cấp độ gói thông qua công nghệ đóng gói và kết nối chéo chip để giảm chi phí và đạt được khả năng tích hợp cao hơn.

Vì vậy, chiplet chỉ là một ý tưởng thiết kế và một trong những quy trình quan trọng nhất để hiện thực hóa ý tưởng thiết kế này là đóng gói tiên tiến. Chỉ là khái niệm này có ý nghĩa lớn hơn đối với sự phát triển của chip trong nước.

Trong sự phong tỏa ở nước ngoài, nếu chúng ta chỉ dựa vào dây chuyền công nghiệp trong nước, giới hạn lý thuyết của quy trình sản xuất chip của chúng ta hiện là khoảng 7nm, vẫn kém hơn 3nm ở nước ngoài hai thế hệ. Để tiếp tục bù đắp khoảng cách thế hệ, cần phải xếp chồng nhiều chip nhỏ để có thể tạo ra các sản phẩm hiệu suất cao hơn.

Nói một cách đơn giản, chúng ta có thể sử dụng chiplets để đột phá phong tỏa và thậm chí chuyển làn để vượt.

Xét về quy luật phát triển của ngành, bao bì tiên tiến ngày càng trở thành người chiến thắng trong cuộc cạnh tranh bán dẫn và cùng với các quy trình tiên tiến, nó đã trở thành một quy trình cần thiết cho chip tiên tiến; đối với chuỗi nội địa, bao bì tiên tiến là cách duy nhất để vượt qua các góc cua. Tóm lại, việc phát triển bao bì tiên tiến trong nước thực sự cấp bách hơn. Khi cách mạng có hướng đi mới, các đồng chí càng phải cố gắng hơn nữa.

Truy cập:

Trung tâm mua sắm Jingdong